1.必要性分析
现代通讯中数据通讯越来越重要,评估误码率是评判传输系统性能的最终标准。误码率的测试都是作为一个系统指标主要集中在基带信源码的测试。随着系统集成度的复杂性增加,系统功能划分细化导致了在分机系统中也需要进行误码率的测试。接收机,发射机的误码测试已经越来越多的出现在我们面前。而误码率测试系统所面对的信号已经由传统的信源信号转变为模拟的中频信号,甚至是射频信号。
2.平台的组成框图
系统组成:81250误码率分析系统。
如图1,测试系统由安捷伦ParBERT 81250A 并行误码测试系统构成。ParBERT 81250A 并行误码测试系统采用VXI模块化构架,为了满足用户不同的测试需求,以及增强系统配置扩展升级的灵活性,系统硬件划分为前端、数据模块、时钟模块、主机箱,系统控制计算机组成(如下图所示)。前端决定了数据端口的特性(码型发生器/误码分析器)能力,而数据模块作为小的机架,承载前端并最终实现其(码型发生器/误码分析器)功能。这样,数据模块就能够对数据码形(包括用户自定义数据文件,标准PRBS/PRWS)进行生成、排序和分析。所有数据模块需要至少一个时钟模块驱动,才可以产生/分析相应速率的数据,其作用是产生仪器的公用系统时钟或频率。
3.平台的功能特点
可测试复杂的具有多通道,多种频率的设备,例如完成数字视频多路复用器/解复用器(并串转换器/串并转换器)电路测试,可利用一个通道向被测设备提供/接收控制信号,并可对来自被测设备的控制信号作出响应可测试多种逻辑电平,如预设CML、LVDS、ECL、PECL、SSTL-2等电平。而且用户可以自定义逻辑电平。
可生成包含基于存储器的数据和、或PRBS并支持生成具有报头和净荷的数据包。利用嵌套循环,原则上可以生成任何长度数据包。例外可以通过捕获数据直接生成测试数据包。
在测试过程中,可以自动将预期数据与输入数据进行对准,无须以手工方式找到正确的采样点,故可节省时间,一般仅需100ms如果终端上的误码率超过了再同步误码率的门限,则测量自动实现再同步在改变分析仪时延设置时测量连续进行抖动模拟,用于抖动容限测试
4.仪器的性能参数
81250误码率测试平台主要指标
项目 |
675 Mb/s平台 |
数据率 |
333.3 Kb/s~675 Mb/s |
通道数 |
4(2发2收) |
输入/输出 |
Differential和single ended |
输出数据 |
PRBS/PRWS/ 2 MB memory |
码型格式 |
DNRZ, RZ, R1 |
输出幅度/分辨率 |
0.1V~3.5V/10mV |
可变上升/下降时间范围 |
0.5~4.5ns |
抖动 |
数据模式:<100ps(峰值)(80ps典型值) 时钟模式:8ps(RMS,典型值) |
输出通道加 |
XOR或模拟 |
输入灵敏度 |
差分:50mv 单端:100mv |
输入电压范围 |
0~+5v 和 -2~+3v |
理想输入信号的相位容限 |
>1UI~100ps |
数字电平 |
TTL, (P)ECL, LVDS |
5.平台的配置
81250A: 并行误码分析仪系统
81250 #013 IEEE 1394 PC link to VXI
81250 #149 E8403A (VXI 13 slot mainFrame)
E4857A Control software.
E4805B*1 2.7GHz Central Clock Module
E4832A*1 675Mb/s Gen./An. Module
E4838A*2 675Mb/s Generator Front End
E4835A*1 675Mb/s Analyzer Front End
作者:安捷伦科技专家 孙灯亮