T-Clock技术 实现PXI整合同步测试

使用内部(PXI) 参考频率，或使用者参考频率进行TClk 运作的概述

所有设备以下列的方式进行同步化。请参阅图 12 的计时图表，了解取样频率的校准；图 13 则说明触发器的发送与接收。

1. 每部设备都设定1 个取样频率，并且设定为接收TClk触发器。

2. NI-TClk 软件根据取样频率与设备数目，来自动计算TClk 频率，每部设备皆产生TClk (自该设备的取样频率而来)。

3. PXI 10 MHz 参考频率(在PCI 环境中，则使用某一个设备的内建参考频率) 发送至所有设备，锁定所有设备的取样频率相位。

4. 每一部设备的取样频率相位皆锁定于10 MHz 参考频率，但是在这个阶段中，并不一定和彼此同相(in phase)。

5. 一个称为同步脉冲频率(Sync Pulse Clock) 的时间信号，将通过PXI 触发器总线(在PCI 适配卡上则通过RTSI 总线)，发送给所有频率类似参考频率的设备。10 MHz 参考频率在此除了是参考频率之外，也扮演同步脉冲频率的角色。

6. 当PXI 触发器总线(在PCI 适配卡上则为RTSI 总线) 上的同步脉冲频率(10 MHz 参考频率) 够高时，即从其中一部设备产生同步脉冲。

7. 在收到同步脉冲时，每设备经过初始化，以寻找同步脉冲频率的第一个正缘(rising edge)。

8. 在侦测到同步脉冲频率的第一个正缘时，每部设备均程序设计为测量此正缘和TClk 设备第一个正缘之间的时间。所有设备均会测量这2 道正缘之间的时间。

9.所有设备上的TClk 测量结果，将比较另一个TClk 参考测量(NI-TClk 驱动程序会自动选择其中一部设备)，而且所有设备的取样频率与TClk，均藉由调整所有设备上的相位DAC 输出，以自动进行校准。

10. 在校准所有设备的取样频率之后，触发器信号即从指定的主要设备，通过TClk 发送至其他所有设备。触发器信号随着主要设备的TClk 负缘发送，所有的设备都被设定于TClk 的下一个正缘时，启动信号产生或采集。这个信号也通过PXI 触发器总线(PCI 适配卡则通过RTSI 总线) 来发送。请参阅图13。

T-Clock 同步化有2 项属性可影响此方法：

•  同步脉冲的发送对于TClk 同步化而言极为重要。同步脉冲必须到达每一部设备，让每一部设备在进行TClk 测量时，都寻找同步脉冲频率的同一段正缘。偏斜(skew) 不能超过同步脉冲频率的期间。只要同步脉冲频率期间为100 ns，这个问题很容易就可以解决。TClk 同步化可轻易地从在一部机架内扩充到数10 部机架，因为每呎50 奥姆缆线的标准延迟是2 ns。

•  取样频率校准的正确性与同步脉冲频率(参考频率) 的偏斜息息相关。参阅图12，则可看到2 部设备接收到的参考频率均产生偏斜。假设已校准2 部设备的TClk 测量的同步脉冲频率；2 个TClk 测量之间的差异用于移动取样频率，使之进行校准。同时在下一节中我们也可以看到，利用目前的技术，可以达到2 个层次的效能：实时效能与校正效能。

图 12. 使用 TClk 校准取样频率的时间图表。

图 13. 使用 TClk 进行触发器发送的时间图表

概论：以用户提供之外部取样频率进行TClk 作业

在这个图表中，TClk 同步化不会校准各设备上的取样频率，因为是略过 PLL 回路，从外部提供取样频率。TClk 同步化确保启动/停止触发器的发送，使每一部设备都在同样的取样频率边缘开始及停止采集/产生信号。TClk 达成这项操作的方式是采用和以上所介绍的、从取样频率取得 TClk 以发送触发器信号的相同方法。

在这里，正确的取样频率校准工作由你供应的取样频率来负责。为了确保最佳的效能，在取样率高于 100 MS/s 时，应该使用同长度的缆线，从频率来源连接至系统中的每一部设备，提供低抖动取样频率(小于 1 psrms)。

参阅图13，可了解触发器发送与接收的情形。

1. 每一部设备皆设定为接收TClk 触发器与外部取样频率。

2. NI-TClk 自动根据取样频率与设备数量计算TClk 频率。然后，各设备根据设备的取样频率产生TClk。

3. 触发器信号使用TClk，从指定的主要设备发送至其他所有的设备；触发器信号随着主要设备的TClk 负缘发送，所有的设备都设定于TClk 的下一个正缘时启动信号产生或采集。此信号也通过PXI 触发器总线(PCI 适配卡则通过RTSI 总线) 来发送。请参阅图 13。

九、TClk 技术的性能

实时性能

多部设备若要获得稳定的同步化，可以将设备加入PXI 机架中，再使用NI-TClk 软件来执行这些设备(请参阅图14 的说明)。关键的软件组件包括3 个VI/函式，而使用者必须设定其参数。

图 14. 在多部任意波形发生器和示波器之间，使用 TClk 同步化的 LabVIEW 程序区──NI TClk 提供的3 个 VI/函式将设备同步化

在NI PXI-1042 机架中，TClk 同步化可于各设备间偏移低于1ns 的情况下，使各设备同步化。标准的偏移范围在200 ps 至500 ps 之间。各设备之间的信道对信道抖动(jitter)，将受到设备的内蕴系统抖动影响。举例来说，NI PXI-5421 为100 MS/s 取样率，16位分辨率的AWG 系统总抖动量为2 psrms。由TClk 同步化的NI PXI-5421 设备，该信道对信道抖动通常低于5 psrms。使用NI PXI-5122 的100 MS/s 取样率、14位分辨率示波器时，其信道对信道抖动常低于10 psrms。

图 15. 2 部示波器进行 TClk 同步化的实时效能

图15 中的LabVIEW 人机接口，正测量安装于NI PXI-1042 机架中的2 组NI PXI-5122 之间偏移量。在这个测量设定中，偏移量约为523 ps。每示波器皆设定为以100 MS/s 取样率，对同样5 MHz 的方波进行取样。信号使用同样长度的缆线，分开输入各示波器中。信道对信道抖动大约是6 psrms。数据是由方波的49,998 个过零(zero crossing) 所编译出来的。直方图中的高斯分布，反应出抖动是由随机噪声产生的，而不是系统中的固定噪声源。

图 16：以 TClk 同步化的 NI PXI-5421 任意波形发生器信道对信道抖动测量

图16 是对2 部以TClk 同步化的NI PXI-5421 任意波形发生器，所进行的信道对信道抖动测量。2 部设备都设定为以100 MS/s 取样率产生1 个10 MHz 方波。此为Tektronix 高效能抖动测量通信信号分析仪(CSA) 8200平台上，以80E04 TDR 模块所进行的测量。图16 中的直方图数据反应出信道对信道抖动低于3 psrms。直方图所回报的数据并非信道之间的偏斜；而是从方波的过零触发，到受测量方波的下一个正缘之间的延迟(亦即1 个通道用于触发第2 个通道的过零测量)。直方图呈现测量结果，并反应出信道对信道抖动的情形。

校正TClk 同步化

正如先前所提到的，标准的偏斜范围可能在 200 ps 至 500 ps 之间。这个偏斜范围可能无法满足部份应用程序的要求，因为此测量要求通道间必须要有更高的相位准确度。在这种情况下必须进行手动校正。手动校正可以将设备间的偏斜降至 30 ps 以下。图17 的 LabVIEW 人机界面显示 NI PXI-5122，100 MS/s 取样率示波器，与NI PXI-5124，200 MS/s 取样率示波器之间的偏斜。可发现偏斜是大约是 15 ps，信道与信道间的抖动大约是 12 psrms。数据是由方波的 10,000 个过零点编译而得。

图 17. 经校正的 2 部示波器TClk 同步化──100 MS/s 取样率的NI PXI-5122，与 200 MS/s 取样率的 NI PXI-5124──典型的偏斜大约是15 psrms，信道与信道间抖动大约是12 psrms。

图 18. 手动校正 TClk 同步化的 NI PXI-5421 任意波形发生器 10 MHz 方波负缘放大图──偏斜大约是 20 ps。

图18 为使用CSA 8200 进行手动校正TClk 同步化的2 部NI PXI-5421 任意波形发生器，中间所产生的偏斜。注意：偏斜约为20 ps。2 部设备产生的波形是一道10 MHz 方波。

手动校正包含使用 PLL 回路(参考图8) 中的相位调整 DAC，以调整各设备的取样频率。举例来说，在将2 部任意波形发生器进行同步化时，同步化之输出可通过高速示波器加以检视，而 AWG 的取样频率也可使用相位调整 DAC 移到其它设备。通过这个手动过程，多部任意波形发生器之间的偏斜，可从数百个兆分之一秒(picosecond) 减少到 30 ps 以下。

在对2 部示波器进行同步化时，会使用同样长度的缆线，将1 个低相位噪声信号输入每示波器中。偏斜可以用软件来测量，示波器的取样频率也可根据其他示波器的相对关系进行调整。同样的方法亦用于数字波形发生器/分析仪的同步化。

可用高分辨率调整取样频率。在 100 MS/s 取样率的设备上(如 NI PXI-5122、NI PXI-5421，与 NI PXI-6552)，取样频率的延迟调整分辨率为 10 ps，可调整为±1 个取样频率期间 (10 ns)。在 200 MS/s 取样率的设备上(如 NI PXI-5422 与 NI PXI-5124)，调整分辨率为 5 ps，则可调整为 ±1 个取样频率期间 (5 ns)。因此，设备之间的偏斜可进行精确手动校正。