数字射频存储器模块的电路设计

3．3 调相模块FPGA实现方法

图6给出数据调相电路组成的模块．双口RAM由FPGA来实现，由于FPGA的可编程逻辑，采样数据I10-17，I20-27、Q10-17、Q20-27、数据调相器电路，输入为I10-17，Q10-17，-I10-17，-Q10-17；输出为，I10-17，Ql0-17，I10-17，Q10-17，-I10-17，-Q10-17;输入输出组合，由控制字Sn~S1的组合决定。设计采用了数字调相移频的原理．通过连续改变数字移相器的相移使输出信号载频偏移设定值。该方法的移频精度、稳定度取决于数字电路的时钟精度和稳定度。

图6 数据调相电路组成模块

综上所述，得到可控制的调频调相干扰信号，进而优化了DRFM的干扰系统。DRFM本身是一种高速数字存储器件．可以在满足奈奎斯特采样定理的条件下对截获到的信号作长时间相参复制，如加入信号处理模块就可以更灵活的产生干扰信号，使适当的干扰信号进入对方雷达接收设备，破坏对方雷达对目标回波信号的检测，达到有效干扰的目的。而且此方法有很高的抗干扰特性．设计灵活，较易实现，不失为一种新的选择。

4、结束语

本文主要分析在雷达干扰机中DRFM结构的工作原理。加入了一种信号调制模块，该方法突破了传统时间迟延的干扰效果。可更加灵活的产生满足设计要求的干扰信号，达到有效干扰目的。并提出用FPGA方法数字调相，可简单快捷达到干扰目的，优化DRFM的结构和干扰精度，为未来的电子战设备提供有效的参考价值。