基于FPGA的波束成形技术

随着雷达和无线通信系统中的信号处理从模拟转向数字，已经为开发先进的波束形成技术实现新的应用付出了巨大的努力。快速傅立叶变换是最常见的一种使用数字方法精确引导波束能力的方法，这导致雷达和通信系统的设计方式发生了重大变化。

波束成形技术可分为自适应波束成形和切换波束成形技术。在切换波束成形中，例如，通信基站从预设的波束中选择波束，每个波束基于接收信号的强度来指向特定方向。当用户相对于天线阵列移动时，信号被切换到阵列中的其他阵元上，这些阵元可以更好地在特定方向上提供更强的信号。

自适应波束成形技术在另一方面依赖于实时计算，这是一种允许基站在目标用户的方向上发送更聚焦的波束，同时减少其他方向上的输出，从而大大减少阵元间干扰。

自适应波束成形设计需要更高的处理带宽，每秒必须执行数十亿次乘法和累加运算。因此，它在接收端抑制噪声源和干扰方面变得非常重要。同时，必须保持天线阵列中每个阵元的实时方向控制。为了实现这一点，有必要使用阵元级处理来单独地和同时地对每个天线阵元接收的信号进行数字处理。

由于需要大量的计算负荷，传统的CPU和DSP在自适应波束成形应用中可能会迅速负担过重。然而，由于其嵌入式DSP模块，并行处理架构和增强的存储器功能，具有更高性能的FPGA非常适合这项任务。

全球对移动宽带数据和语音服务需求的不断增长，促使无线网络运营商需要不断扩展和升级他们的网络，以提供更多容量。运营商正努力将每个无线基站可支持的用户数量最大化的同时，降低基础设施成本，并为用户保持极具吸引力的价格点。

由于可用无线频谱的数量有限，这种努力变得复杂，因此增加的流量会产生更多的干扰，并且由于天线技术的限制，呼叫质量部分会受到影响。全向天线通常用于蜂窝塔上的发射和接收。然而，在这种传统的方法中，天线充当换能器，将电磁能转化为电能，效率低，并且受到高度干扰的影响，由于单个塔上存在多种信号，所以干扰会降低整体连通性。

通过使用在同一塔上组合在一起的定向扇形天线，可以减轻这种干扰。这些自适应阵列天线或智能天线已越来越多地用于电信网络中，以改善无线连接质量并提高整体容量。

这是通过波束成形技术实现的，该技术通过使用先进的数字信号从各个用户的基站引导波束处理。波束成形调整每个输入和输出信号的功率和相位，以产生沿特定方向传播的波束，同时减少非必要输出。这减少了各个信号相互之间的干扰，并提高了所有连接的质量。

创新的自适应波束形成算法的出现导致浮点运算在信号处理中的使用增加，从而通过实现目标的实时跟踪来最小化干扰并提高雷达容量。这是通过使用诸如QR分(QRD)和权重反向替换(WBS)的算法同时同时创建多个点波束来实现的。

这些算法有助于自适应地形成波束，同时降低噪声和干扰，但它们每秒需要进行大量的浮点操作。

由于许多雷达系统的尺寸，重量和功率受到限制，使用传统的CPU或GPU并不是最佳方法，因为执行浮点计算所需的硬件数量增加。由于需要更多的存储器，功率和空间，因此使用多个CPU对雷达系统的设计具有重大影响，更不用说更高的成本，更复杂的系统设计和更长的集成时间。基于CPU的进一步设计受到有限内存和接口选择的限制。

FPGA采用先进的数字波束成形技术，可以降低成本，复杂性，功耗和上市时间，因此与采用先进数字波束成形技术的雷达系统中的CPU和GPU选项相比具有巨大的优势。由于FPGA具有在自适应波束成形应用中处理高度并行浮点运算的卓越能力，因此FPGA可以提高算法性能，同时显著降低功耗。

FPGA也是一种更有效的选择，因为单个器件通过天线阵中每个阵元捕获的信号在PCIe和串行RapidIO等I / O标准上接收和处理大量数据，除了提供更高性能的处理之外，这样的系统还消除了对需要超过1000瓦功率的VPX机箱中容纳的大量耗电，多核CPU板的需求。简化的单FPGA设计还受益于外部存储器和单板上的其他额外功能，功耗低于80瓦。

数十年来在军事和国防应用中，常见的智能天线和自适应波束成形的使用在商业蜂窝网络中并不广泛，直到相对最近，由于与广泛部署相关的过高成本。 随着低成本FPGA和DSP的兴起，自适应波束成形在2000年代早期进入3G移动基础设施，该技术现已广泛用于扩展4G网络。

使用与FPGA板卡紧密耦合的高性能模拟收发器 (如4DSP基于Xilinx Virtex-7的FM788) 为硬件，frmware设计人员开辟了可以在商业和国防应用中使用波束成形方法的新的机会。