在设计印刷电路板时,应注意以下几点:
(1)、从减小辐射干扰的角度出发,应尽量选用多层板,内层分别作电源层、地线层,用以降低供电线路阻抗,抑制公共阻抗噪声,对信号线形成均匀的接地面,加大信号线和接地面间的分布电容,抑制其向空间辐射的能力。
(2)、电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下,电源线、地线、或印制板走线都会成为接收与发射干扰的小天线。降低这种干扰的方法除了加滤波电容外,更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此,各种印制板走线要短而粗,线条要均匀。
(3)、电源线、地线及印制导线在印制板上的排列要恰当,尽量做到短而直,以减小信号线与回线之间所形成的环路面积。
(4)、时钟发生器尽量靠近到用该时钟的器件。
(5)、石英晶体振荡器外壳要接地。
(6)、用地线将时钟区圈起来,时钟线尽量短。
(7)、印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。
(8)、单面板和双面板用单点接电源和单点接地;电源线、地线尽量粗。
(9)、I/O驱动电路尽量靠近印刷板边的接插件,让其尽快离开印刷板。
(10)、关键的线要尽量粗,并在两边加上保护地。高速线要短而直。
(11)、元件引脚尽量短,去耦电容引脚尽量短,去耦电容最好使用无引线的贴片电容。
(12)、对A/D类器件,数字部分与模拟部分地线宁可统一也不要交叉。
(13)、时钟、总线、片选信号要远离I/O线和接插件。
(14)、模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
(15)、时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚需远离I/O电缆。
(16)、石英晶体下面以及对噪声敏感的器件下面不要走线。
(17)、弱信号电路,低频电路周围不要形成电流环路。
(18)、任何信号都不要形成环路,如不可避免,让环路区尽量小。
4、PCB板的地线设计
在电子设备中,接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用,可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。
在PCB板的地线设计中,接地技术既应用于多层PCB,也应用于单层PCB。接地技术的目标是最小化接地阻抗,从此减少从电路返回到电源之间的接地回路的电势。
(1)、正确选择单点接地与多点接地
在低频电路中,信号的工作频率小于1MHz,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用一点接地。当信号工作频率大于10MHz时,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用就近多点接地。当工作频率在1~10MHz时,如果采用一点接地,其地线长度不应超过波长的1/20,否则应采用多点接地法。高频电路宜采用多点串联接地,地线应短而粗,高频元件周围尽量布置栅格状大面积接地铜箔。
(2)、将数字电路与模拟电路分开
电路板上既有高速逻辑电路,又有线性电路,应使它们尽量分开,而两者的地线不要相混,分别与电源端地线相连。要尽量加大线性电路的接地面积。
(3)、尽量加粗接地线
若接地线很细,接地电位则随电流的变化而变化,致使电子设备的定时信号电平不稳,抗噪声性能变坏。因此应将接地线尽量加粗,使它能通过三倍于印刷电路板的允许电流。如有可能,接地线的宽度应大于3mm。
(4)、将接地线构成闭环路
设计只由数字电路组成的印刷电路板的地线系统时,将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于:印刷电路板上有很多集成电路元件,尤其遇有耗电多的元件时,因受接地线粗细的限制,会在地结上产生较大的电位差,引起抗噪声能力下降,若将接地结构成环路,则会缩小电位差值,提高电子设备的抗噪声能力。
(5)、当采用多层线路板设计时,可将其中一层作为"全地平面",这样可减少接地阻抗,同时又起到屏蔽作用。我们常常在印制板周边布一圈宽的地线,也是起着同样的作用。
(6)、单层PCB的接地线
在单层(单面)PCB中,接地线的宽度应尽可能的宽,且至少应为1.5mm(60mil)。由于在单层PCB上无法实现星形布线,因此跳线和地线宽度的改变应当保持为最低,否则将引起线路阻抗与电感的变化。
(7)、双层PCB的接地线
在双层(双面)PCB中,对于数字电路优先使用地线栅格/点阵布线,这种布线方式可以减少接地阻抗、接地回路和信号环路。像在单层PCB中那样,地线和电源线的宽度最少应为1.5mm。
另外的一种布局是将接地层放在一边,信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗。此时,去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。
(8)、PCB电容
在多层板上,由分离电源面和地面的绝缘薄层产生了PCB电容。在单层板上,电源线和地线的平行布放也将存在这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感,它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。