在现代通信系统中，对频率源的频率稳定度和准确度的要求越来越高，只采用晶振是不能满足需要的。而频率合成技术则是利用一个或多个高稳定度的晶体振荡器产生一系列等间隔的、离散的、高稳定度的频率，可为通信设备提供大量精确且能迅速转换的载波信号和本振信号，完全满足现代通信的需要。其中锁相频率合成器具有工作频带宽、工作频率高、频谱质量好、方案简单、造价低等优点，在目前现有的频率合成方法中应用最为广泛。
1 锁相环频率合成器的基本原理
一个典型的频率合成器主要由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器组成。其系统框图如图1所示。
基本工作原理是由晶体振荡器提供参考输入信号，经分频后得到鉴相频率fi与来自VCO的输出信号fo经N分频后得到的反馈信号进行鉴相，所产生的相位误差信号，经电荷泵作用后转换为与相位误差成比例的正／负电流脉冲串，然后利用环路滤波器对来自电荷泵的电流脉冲求积分，向VCO调谐端口提供干净的电压，从而实现对VCO的频率控制。当环路锁定时，输出频率与鉴相频率的关系如下：
N分频器的分频比不同时，输出频率fo也随之变化。所以，只需要选择合适的晶体振荡器和选择合适的N值就能产生所需要的频率信号。
2 锁相频率合成器方案的设计
设计的频率合成器的技术指标为输出频率1580～2500MHz，频率间隔200kHz，输出杂散优于-65dBc，输出相噪优于-80dBe／Hz@1 kHz。根据技术指标来选择合适的芯片，其中锁相环器件选用ADI公司的ADF4112芯片，该芯片集成了鉴相器和可编程分频器，最大工作频率为3GHz，相位噪声基底可达-215 dBc／Hz。VCO采用Crystek公司的CVC055BE-1530-2700，其频率范围为1530～2700MHz，灵敏度为140MHz／V，输出功率65dBm，相位噪声-87dBc／Hz@10kHz。
环路滤波器的设计是频率合成器设计的最重要的一个部分，它的性能好坏直接关系到锁相输出的相位噪声和杂散指标。由于本系统输出频带范围比较大，VCO所需的控制电压最高达到7．5V，高于所选锁相环芯片中电荷泵所能提供的最高供电电压，所以使用无源环路滤波器不足以达到控制VCO所需的调谐电压值，必须使用具有放大功能的有源滤波器。为了抑制有源器件产生的噪声，一般使用三阶以上的有源环路滤波器，电路如图2中所示。这种结构采用同相放大器，不需要专用偏置，比较直观、简便。电阻R3和R4用来控制电路的增益，增益大小A表示为：
而且，电阻R4和R3的取值必须足够大，以保证其消耗的电流不超出范围。C3和R2有边带滤波作用，C1、C2和R1则用来调整环路带宽、阻尼系数、相位噪声等参数。
其中运算放大器采用ADI公司的AD820，该运算放大器具有可单电源供电、轨到轨、低噪声等特点，满足本设计的要求。系统整体电路图如图2所示。
在系统调试过程中，对芯片中前置分频器的值的设定要特别注意。芯片资料中给出，前置分频器的值应该被选择使它的输出频率总是小于或等于200 MHz，因此，在本设计中，16／17前置分频器的值是有效的，8／9是无效的。由以下公式：
可以得出：N=7 900～12 500。
3 锁相环频率合成器的仿真
频率合成器中环路滤波器的计算是非常复杂的，特别是对于高阶锁相环。所以采用ADS仿真软件对频率合成器进行仿真，不仅可以对锁相环的各项性能指标进行分析，以确保设计方案的正确性，而且还可以对环路滤波器的参数进行设定和优化，减小了研制人员的研制难度和调试时间。
3. 1 频域响应仿真
频域仿真的目的是通过锁相环参数设置，得到实际的相位裕量、环路带宽、环路衰减和环路滤波器的参数。并同时得到锁相环的频域开、闭环幅度响应和相位响应曲线。调用ADS中的线性电荷泵鉴相器、线性压控振荡器、线性分频器等模块搭建锁相环频率响应电路。其中部分电路仿真电路图如图3所示。
根据系统指标对频域仿真中所需要的仿真控制器参数和一些变量模型的参数进行设置。其中扫描计划(SWEEP PLAN)用于设定扫描的范围，交流仿真器(AC)设定原理图中采用小信号交流仿真。优化目标依次设置为开环增益、相位裕量、杂散抑制等。变量模型VAR1中主要对锁相环一些特性进行设置，VAR2主要设置相位裕量、滤波器带宽、杂散频率等，VAR3主要设置环路滤波器的一些参数。完成各个模块的参数设置后，仿真可以得到锁相环路有源滤波器元件参数如下：
由仿真自动优化计算所得到的元器件值并不是实际使用的标称值，可以选择最接近仿真值的标称值作为实际使用值。如果得到的器件值不太合理，可以重新在原理图中设定器件值的范围，再次仿真。另外，可以得到锁相环电路的开、闭环幅度响应和相位响应曲线，如图4、图5所示，其中加线圈的为闭环响应曲线。从图中可以看出锁相环是比较稳定的，并且该电荷泵锁相环的环路带宽为19．95 kHz，相位裕度为45．004°。仿真结果与设计指标比较接近，证明整个系统设计方案可行。
3．2 瞬态响应仿真
对锁相环的瞬态响应仿真主要是针对锁相环的VCO在从自由振荡到被系统锁定过程的瞬态响应，可以得到PLL的锁定时间。主要是用ADS中的电荷泵鉴相器、带分频器的VCO、阶跃电压源等构建仿真电路如图6所示。
仿真电路图中VCO内部带有分频器，分频比受阶跃电压源SCR4控制。由于仿真中只观察单一频点的锁定时间，所以仿真时可以把SCR4旁路掉，或者把其阶跃电压N_Step配置成0 V。选择单一的频率点2 040 MHz，仿真可得到锁相环输出频率的瞬态响应曲线如图7所示。
从图中可以看出，在215μs时，锁相环基本锁定。可见通过对频率合成器的瞬态响应仿真可以对电路是否能够锁定、锁定时间、锁定频率范围、环路滤波器的设计是否存在问题等方面进行分析。
4 结束语
首先对锁相环频率合成器电路进行简单设计，然后利用ADS仿真软件对电路进行频率响应和瞬态仿真。这种方法既可以免去计算环路滤波器的麻烦和保证设计方案的正确性以缩短锁相环电路设计的时间，又可以通过对锁相环各种性能指标的仿真分析加深对锁相环的理解。
1 锁相环频率合成器的基本原理
一个典型的频率合成器主要由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器组成。其系统框图如图1所示。
基本工作原理是由晶体振荡器提供参考输入信号，经分频后得到鉴相频率fi与来自VCO的输出信号fo经N分频后得到的反馈信号进行鉴相，所产生的相位误差信号，经电荷泵作用后转换为与相位误差成比例的正／负电流脉冲串，然后利用环路滤波器对来自电荷泵的电流脉冲求积分，向VCO调谐端口提供干净的电压，从而实现对VCO的频率控制。当环路锁定时，输出频率与鉴相频率的关系如下：
N分频器的分频比不同时，输出频率fo也随之变化。所以，只需要选择合适的晶体振荡器和选择合适的N值就能产生所需要的频率信号。
2 锁相频率合成器方案的设计
设计的频率合成器的技术指标为输出频率1580～2500MHz，频率间隔200kHz，输出杂散优于-65dBc，输出相噪优于-80dBe／Hz@1 kHz。根据技术指标来选择合适的芯片，其中锁相环器件选用ADI公司的ADF4112芯片，该芯片集成了鉴相器和可编程分频器，最大工作频率为3GHz，相位噪声基底可达-215 dBc／Hz。VCO采用Crystek公司的CVC055BE-1530-2700，其频率范围为1530～2700MHz，灵敏度为140MHz／V，输出功率65dBm，相位噪声-87dBc／Hz@10kHz。
环路滤波器的设计是频率合成器设计的最重要的一个部分，它的性能好坏直接关系到锁相输出的相位噪声和杂散指标。由于本系统输出频带范围比较大，VCO所需的控制电压最高达到7．5V，高于所选锁相环芯片中电荷泵所能提供的最高供电电压，所以使用无源环路滤波器不足以达到控制VCO所需的调谐电压值，必须使用具有放大功能的有源滤波器。为了抑制有源器件产生的噪声，一般使用三阶以上的有源环路滤波器，电路如图2中所示。这种结构采用同相放大器，不需要专用偏置，比较直观、简便。电阻R3和R4用来控制电路的增益，增益大小A表示为：
而且，电阻R4和R3的取值必须足够大，以保证其消耗的电流不超出范围。C3和R2有边带滤波作用，C1、C2和R1则用来调整环路带宽、阻尼系数、相位噪声等参数。
其中运算放大器采用ADI公司的AD820，该运算放大器具有可单电源供电、轨到轨、低噪声等特点，满足本设计的要求。系统整体电路图如图2所示。
在系统调试过程中，对芯片中前置分频器的值的设定要特别注意。芯片资料中给出，前置分频器的值应该被选择使它的输出频率总是小于或等于200 MHz，因此，在本设计中，16／17前置分频器的值是有效的，8／9是无效的。由以下公式：
可以得出：N=7 900～12 500。
3 锁相环频率合成器的仿真
频率合成器中环路滤波器的计算是非常复杂的，特别是对于高阶锁相环。所以采用ADS仿真软件对频率合成器进行仿真，不仅可以对锁相环的各项性能指标进行分析，以确保设计方案的正确性，而且还可以对环路滤波器的参数进行设定和优化，减小了研制人员的研制难度和调试时间。
3. 1 频域响应仿真
频域仿真的目的是通过锁相环参数设置，得到实际的相位裕量、环路带宽、环路衰减和环路滤波器的参数。并同时得到锁相环的频域开、闭环幅度响应和相位响应曲线。调用ADS中的线性电荷泵鉴相器、线性压控振荡器、线性分频器等模块搭建锁相环频率响应电路。其中部分电路仿真电路图如图3所示。
根据系统指标对频域仿真中所需要的仿真控制器参数和一些变量模型的参数进行设置。其中扫描计划(SWEEP PLAN)用于设定扫描的范围，交流仿真器(AC)设定原理图中采用小信号交流仿真。优化目标依次设置为开环增益、相位裕量、杂散抑制等。变量模型VAR1中主要对锁相环一些特性进行设置，VAR2主要设置相位裕量、滤波器带宽、杂散频率等，VAR3主要设置环路滤波器的一些参数。完成各个模块的参数设置后，仿真可以得到锁相环路有源滤波器元件参数如下：
由仿真自动优化计算所得到的元器件值并不是实际使用的标称值，可以选择最接近仿真值的标称值作为实际使用值。如果得到的器件值不太合理，可以重新在原理图中设定器件值的范围，再次仿真。另外，可以得到锁相环电路的开、闭环幅度响应和相位响应曲线，如图4、图5所示，其中加线圈的为闭环响应曲线。从图中可以看出锁相环是比较稳定的，并且该电荷泵锁相环的环路带宽为19．95 kHz，相位裕度为45．004°。仿真结果与设计指标比较接近，证明整个系统设计方案可行。
3．2 瞬态响应仿真
对锁相环的瞬态响应仿真主要是针对锁相环的VCO在从自由振荡到被系统锁定过程的瞬态响应，可以得到PLL的锁定时间。主要是用ADS中的电荷泵鉴相器、带分频器的VCO、阶跃电压源等构建仿真电路如图6所示。
仿真电路图中VCO内部带有分频器，分频比受阶跃电压源SCR4控制。由于仿真中只观察单一频点的锁定时间，所以仿真时可以把SCR4旁路掉，或者把其阶跃电压N_Step配置成0 V。选择单一的频率点2 040 MHz，仿真可得到锁相环输出频率的瞬态响应曲线如图7所示。
从图中可以看出，在215μs时，锁相环基本锁定。可见通过对频率合成器的瞬态响应仿真可以对电路是否能够锁定、锁定时间、锁定频率范围、环路滤波器的设计是否存在问题等方面进行分析。
4 结束语
首先对锁相环频率合成器电路进行简单设计，然后利用ADS仿真软件对电路进行频率响应和瞬态仿真。这种方法既可以免去计算环路滤波器的麻烦和保证设计方案的正确性以缩短锁相环电路设计的时间，又可以通过对锁相环各种性能指标的仿真分析加深对锁相环的理解。
粤公网安备 44030902003195号