赛灵思的FPGA在业内被广泛应用于基带协处理领域里的蜂窝射频基站设计以及其它先进的基带功能中。除了信道卡应用之外，赛灵思的FPGA还支持成本效益高的射频卡功能的实现，如数字上变频(DUC)和数字下变频(DDC)，包括波峰因子降低(CFR)和数字预失真(DPD)等先进技术。除了用于WCDMA和WiMAX的射频卡解决方案之外，赛灵思还推出了能够实现多载波和多天线配置的TD-SCDMA数字前端解决方案。
本文将介绍赛灵思用于波峰因子降低(CFR)的最新参考解决方案，又称峰值对消波峰因子降低(PC-CFR)。本文将首先回顾使用CFR技术的目的，然后简要回顾各种CFR技术，包括对用于多载波TD-SCDMA标准的各种解决方案之间的性能比较。本文还将讨论用于实现特定TD-SCDMA多载波系统配置的FPGA资源要求。
振幅因子与射频功率放大器效率
射频功率放大器(RFPA)的功率效率在蜂窝射频基站设计中起着非常重要的作用。高效的RFPA解决方案会降低设备投资(CAPEX)，因为较小的功率放大器可用于相同的期望输出功率值，或者需要较少的冷却基础设施。另一方面，因消耗的功率较少，它还可降低运营支出(OPEX)。
对射频功率放大器更高效率的需求已经使得基站架构从单载波功率放大器输出无源组合向基于多载波功率放大器方法的中频载波数字组合演进。后一种方法还允许采用CFR技术以及包括DPD的数字线性化技术。
然而，载波信号的线性组合会出现高峰值平均功率比(PAPR)。这不仅仅适用于3G CDMA载波，更适用于多载波EDGE和GSM信号。由于在生成单个CDMA和OFDM载波过程中对独立的波形进行了线性组合，即使单载波CDMA或OFDM信号也会显示高振幅因子(CF)。
当CF被用于测量PAPR时，可由下列方程定义和计算：
其中，x是上变频带通信号的真值。
高的波峰因子要求常用的AB类RFPA在某些输出回退电平(Output Back Off Level)上运作，以防高峰值信号把RFPA驱动到非线性工作区之中。首先考察一下CF和RFPA效率之间的关系。RFPA的效率被定义为在某一个工作点上平均输出功率与直流功率之比，这意味着为了实现更高的效率，RFPA输出应该被驱动至接近饱和点(超过饱和点将出现非线性效果)。然而，在实际运作中，输出功率要回退，这不仅仅是为了解决输入信号对RFPA存在的CF问题，同时还为了解决在RFPA中存在的其它弱非线性问题。
图1说明了输入功率回退(IPBO)和输出功率回退(OPBO)之间的关系。为了实现预期的OPBO电平，必须提高IPBO。因为工作点维持相同，在方程中的分母将保持不变，但是，分子将减小，较大的OPBO会导致效率的下降。
在图2中描述了具有强跨导非线性的不同类型放大器的典型RFPA的效率，以dB表示OPBO函数。对具有12dB OPBO的AB类RFPA来说，随着回退的增加，效率从70％减至约10％。
考虑到信号的高CF，有两种方式可以解决因OPBO增加导致的效率下降问题。其一便是采用有效的波峰因子降低(CFR)方案来减小多载波输入信号的PAPR，并且采用数字预失真(DPD)来扩展RFPA的线性工作范围。通过减小RFPA组合输入信号的PAPR，IPBO可以被缩减，使OPBO更低，从而获得效率提升。
与不采用CFR实现8％效率提升的情形相比，利用CFR方案可以实现大约16％的典型效率提升。下面我们将回顾所常用技术，并就TD-SCDMA多载波应用在性能和资源利用率方面详细讨论峰值对消波峰因子降低(PC-CFR)方案。
各种CFR技术
目前，波峰因子降低方案涵盖编码选择、I&Q或基带极性限幅、峰值加窗CFR(PW-CFR)、噪声成形CFR(NS-CFR)和脉冲注入CFR(PI-CFR)等范畴。
赛灵思最近提出了一种称为PC-CFR的技术，已经被证明性能更佳。与此同时，除了其它优点之外，由于自身降低了计算负担，从而可以消耗更少的资源。
在详细讨论PC-CFR之前，我们将首先简要回顾上面提到的三种常用技术。
PW-CFR
PW-CFR是常规限幅技术的延伸，可以通过应用时域缩放限幅信号的比例来降低PAPR。用于常规限幅的方程如下：y[n]=c(n)·x(n)c(n)用下列方程定义：
其中A是限幅信号容许的最大幅度。它的思想就是利用平滑的函数b(n)来替代c(n)使用合适的窗口，以限制限幅信号的频谱扩展。PW-CFR方框图如图3所示。
经过PW-CFR处理的信号y(n)邻近信道泄漏功率比(ACLR)和误差矢量幅度(EVM)的性能取决于所采用的窗口以及窗口的长度。窗口长度在ACLR以及EVM性能之间提供一种折中，较长的窗口可以提供更好的ALCR，而这又是以EVM性能退化为代价的。
NS-CFR
这一解决方案首先由赛灵思提供给WCDMA数字前端以及随后的WiMAX。通过消除超过一定限幅阈值的所有采样点，NS-CFR可以降低CF。
图4描述了NS-CFR系统方框图。传统的有极性限幅被用于削减超过某一个阈值的信号峰值。限幅信号随后被噪声成型，以确保由限幅措施引起的噪声落在信号频带之内。
经噪声成形的限幅信号随后从原始信号中消去，从而降低PAPR。上述处理可能造成峰值再次上升，在随后的阶段中可以反复采用这一方案以减轻峰值的再次上升。
与PW-CFR相比，NS-CFR方案能提供更佳的性能。
PI-CFR
简化版的PI-CFR方案如图5所示。这一技术通常配备末级数字削波。
本质上，PI-CFR方案以小部分的采样率检测出引入的高PAPR信号的峰值，且针对超过限幅阈值的每一个峰值会产生对应的、具有同样幅度的"整个"信号，其相位相反。所产生的信号随后被用于消除被检测出来的峰值信号，如图5的方框图所示。
典型的PI-CFR系统包含大量的检测和消除(PDC)，以及有限数量的脉冲发生器。在这个过程中因同时采用多个PDC级而可能使得峰值再次上升。
PC-CFR
PC-CFR技术采用类似于NS-CFR的技术来缩小CF。然而，与上述NS-CFR不同，在PC-CFR方案中由频谱成形而再生的信号是基于峰值采样点的，这一信号在经过合适的延迟处理之后被用于削减超过阈值的原始峰值信号。然而，对于NS-CFR，所有限幅的噪声采样点均被滤除，而且被用于减去相应原始延迟的峰值信号。
作为只用峰值采样点进行消减的简化方法，它的失真度较小，而且只需很少的计算负担。在每一个PC-CFR阶段，它包含高达4个消除脉冲发生器(CPG)并具有复杂的峰值缩放功能。PC-CFR方案的另一优点就是它所具备的灵活性，也就是说，它能够在同一系统上通过适当地改变滤波器来支持多个空中接口标准。
图6描述了15MHz带宽、1E-4处具有3dB的增益上，在7％EVM工作点和6个非邻近TD-SCDMA载波的CFR输入输出间的互补累积分布函数(CCDF)图。这个仿真是基于76.8 MSPS的输出采样率完成的。而图7则描述了为类似配置添加频谱发射屏蔽(Spectrum Emission Mask)后的功率谱密度(PSD)性能。
图8显示了PC-CFR、NS-CFR和PW-CFR之间的性能比较。注意，PC-CFR对不同的EVM数值提供最佳的性能，而且如果超越两次PC-CFR迭代，性能几乎不会增加。
表1给出了两次PC-CFR迭代所需要的FPGA资源。
例如，对于一个10MHz 6载波3天线(6C3A)TD-SCDMA 76.8MSPS数字前端来说，每一个天线需要两次迭代的PC-CFR模块，表2给出了资源利用率要求。这一配置可适用于基站以及遥控射频部件(RRU)。
根据表2的数据，设计者采用两块V4SX35 FPGA就可以构建完整的6C6A数字前端解决方案。这一方案采用CFR措施可以提供更高效的RFPA操作。这是至关重要的，特别是在需要传导冷却的RRU工作环境中。
结语
由本文所述可见，PC-CFR方案很显然是赢家，因为与其它已知的方案相比，它可以提供更好的性能以及更低FPGA资源利用率。这些优势加上兼容的TD-SCDMA DFE参考设计的可用性，让基础设施设备开发商能够缩短上市时间并有更大的机会取得成功。
粤公网安备 44030902003195号