东芝采用0.13μm工艺的ESD保护器件 适用于模拟功率半导体

东芝公司(TOKYO:6502)成功研发出一款适用于模拟功率半导体应用的静电放电(ESD)保护器件，产品采用先进的0.13μm工艺技术制造，优化了晶体管结构，显著提高了静电放电特性。静电放电保护鲁棒性提高多达四倍，标准偏差仅为传统结构的十二分之一。三维模拟分析也有助于东芝发现一种机制，优化晶体管结构，提高静电放电鲁棒性。东芝在2016年6月14日于捷克举行的国际半导体研讨会“ISPSD2016”上公布了这些创新成果。

注入来自人体或设备的静电放电浪涌，有可能毁坏半导体器件，因为静电放电电流引起硅材内局部温度上升。需要静电放电保护器件来保护内部电路。这对需要施加10V-100V电压的模拟功率半导体器件来说尤为重要，这些半导体器件需要高额定电压。在这种情况下，静电放电保护器件必须确保大电流，进而导致芯片尺寸增大。缩小静电放电保护器件尺寸成为让芯片更为紧凑的一个问题。

通过静电放电事件三维模拟分析，东芝发现，流经最高电场点的电流导致晶格温度上升，进而导致静电放电诱发的破坏。修改晶体管结构，将漏极低电阻区延伸向源极方向并抑制横向硅电阻，将来自漏极底部的电流转移向源极方向并从最高电场点将其分离。经发现，这一优化设计使静电放电鲁棒性提高多达四倍，而标准偏差减少到十二分之一。此外，该器件确保HBM* ±2000V所需的尺寸减少了68%。

东芝利用0.13μm工艺技术，提供先进的模拟流程平台，可在该平台嵌入CMOS、DMOS、双极型晶体管等晶体管以及电阻器和电容器等无源器件。用户可从以下三个流程平台中选择适用于每个应用的工艺：“BiCD-0.13”主要面向汽车（DMOS最高可达100V）；“CD-0.13BL”主要面向电机控制驱动器（DMOS最高可达60V）以及“CD-0.13”工艺主要面向电源管理IC （DMOS最高可达40V）。

东芝计划于2017年推出采用CD-0.13工艺技术的产品并继续积极将该工艺技术推广至其他流程平台，以提高静电放电特性。

* HBM（人体模型）：指示静电放电鲁棒性的参数之一

关于东芝

东芝公司是一家《财富》全球500强公司，致力于将其在先进电子和电气产品及系统方面的一流能力运用于三大重点业务领域：更为清洁和安全的维持日常生活的能源业务；保持生活质量的基础设施业务；以及实现先进的信息社会的存储业务。在东芝集团的基本承诺“为了人类和地球的明天”的指引下，东芝竭力推动全球业务，并致力于实现一个让子孙后代可以享有更加美好的生活的世

东芝于1875年在东京成立，如今已成为一家有着550家附属公司的环球企业，全球拥有超过188,000名员工，年销售额逾5.6万亿日元（500亿美元）。（截至2016年3月31日。）