缩短开发时程有助控制成本 晶圆厂竞逐FinFET混搭制程

一线晶圆厂正纷纷以混搭20纳米制程的方式，加速14或16纳米鳍式电晶体（FinFET）量产脚步。包括IBM授权技术阵营中的联电、格罗方德（GLOBAL FOUNDRIES）和三星（Samsung），皆预计在2014年以14纳米FinFET前段闸极结合20纳米后段金属导线制程的方式达成试量产目标；而台积电为提早至2015年跨入16纳米FinFET世代，初版方案也可望采用类似的混搭技术，足见此设计方式已成为晶圆厂进入FinFET世代的共通策略。

联华电子市场营销处处长黄克勤提到，各家厂商在16/14纳米FinFET的技术发展齐头并进，未来势将引发更激烈的市场竞争。

联华电子市场营销处处长黄克勤表示，FinFET制程可有效控管电晶体闸极漏电流问题，并提高电子移动率，因而能大幅提升芯片运算效能同时降低功耗，现已成为全球晶圆厂新的角力战场。为抢占市场先机，各家厂商也相继祭出新的纳米制程混搭方案，期通过20纳米晶圆后段金属导线（BEOL）制程技术，加快14或16纳米FinFET方案的量产脚步。

黄克勤进一步分析，14或16纳米FinFET对晶圆代工厂而言系重大技术革新，无论是立体电晶体结构设计、材料掺杂比例、温度和物理特性掌握的难度均大幅攀升；尤其在BEOL方面，要在短时间内将金属导线制程微缩至1x纳米的密度相当不容易，因此各家晶圆厂遂计划在晶圆前段闸极制程（FOEL）先一步导入FinFET，并沿用20纳米BEOL方案，以缩短开发时程和减轻投资负担。

其中，联电、格罗方德和三星已先后在2012年与IBM签订14纳米FinFET合作计划，并分别预定于2014年底～2015年，以14纳米FinFETFOEL混搭20纳米MOEL/BOEL的方式导入量产。

黄克勤认为，混搭方案将是推进半导体制程提早1年演进到1x纳米FinFET的关键布局，不仅能加速设计与测试流程，也有助控制成本，预估晶圆代工业者初期都将采用此一架构，待技术日益成熟后才会全面升级为纯16或14纳米制程。现阶段，联电已授权引进IBM在半导体材料研究方面的Know-how与技术支持，将用来优化自行研发的14和20纳米混搭制程，将于2015年正式投产。

格罗方德全球业务营销兼设计品质执行副总裁Mike Noonen也强调，该公司将于2014年底抢先推出14nm-XM制程，可充分利用现有20纳米设备和技术资源，降低FinFET研发和制造成本，并简化客户新一代处理器的设计难度，尽速实现以立体电晶体结构减轻闸极漏电流的目标，进而延伸摩尔定律（Moore"sLaw）至新境界。

此外，台积电近期也宣布2014年量产20纳米后，将提前1年至2015年发表16纳米FinFET制程，业界也预估其第一个量产版本将导入20纳米BEOL混搭方案，才能顺利在短短1年内，从20纳米跨入16纳米世代。由此可见，一线晶圆代工业者在挺进FinFET领域的时间和成本压力下，采用混搭结构已成为一门显学。

来源：新电子