CMOS集成锁相环电路设计（CMOS无线通信集成电路）

服务商城	客服电话	配送服务	优惠价	购买
	400-711-6699	满29至69元，免运费！	¥25.9

《CMOS无线通信集成电路：CMOS集成锁相环电路设计》以CMOS锁相环及其在射频频率合成器和时钟恢复中的应用为主题，详细讨论了相关基础原理、系统考量和晶体管级实用电路设计。
全书共14章。第1～4章介绍了频率合成器应用和性能指标，锁相环的基本结构原理，子模块电路设计和噪声；第5～7章讨论了差分积分调制分数线锁相环设计；第8～9章讲述全数字锁相环设计和相位调制。第10～11章介绍振荡器设计、相位噪声和抖动；第12章讲述了延迟锁定环；第13章讨论了实用锁相环设计；第14章讲述了时钟和数据恢复电路设计。
《CMOS无线通信集成电路：CMOS集成锁相环电路设计》系统介绍了CMOS集成锁相环设计的各个方面，可以作为高等院校工科微纳电子、集成电路设计、通信与电子系统等专业高年级本科和研究生教材，同时可作为模拟混合电路设计、射频通信电路系统设计人员的参考书。

第1章 锁相环导论
　1.1 锁相环的工作原理简述
　1.2 锁相环在射频频率合成器中的应用
　1.3 相位噪声
　1.4 频率合成器的其他重要指标
　参考文献
第2章 锁相环系统基本原理
　2.1 锁相环的基本结构和子模块
　2.2 一类锁相环
　2.3 二类锁相环
　2.4 锁相环离散时间采样系统特性
　参考文献
第3章 锁相环基本模块电路
　3.1 鉴频鉴相器
　3.2 电荷泵设计
　3.3 分频器设计
　3.4 环路滤波器
　参考文献
第4章 锁相环噪声分析
　4.1 噪声基础
　4.2 时钟缓冲器和分频器相位噪声
　4.3 电荷泵噪声
　4.4 锁相环噪声源及传递函数
　参考文献
第5章 锁相环架构及差分积分调制器原理
　5.1 整数型锁相环
　5.2 欠采样整数型锁相环
　5.3 分数型锁相环
　5.4 差分积分调制器原理
　5.5 差分积分调制器噪声整形
　参考文献
第6章 差分积分调制器设计
　6.1 差分积分调制器主要结构类型
　6.2 差分积分调制器的选择和性能指标
　6.3 差分积分调制器设计步骤
　参考文献
第7章DSM分数型锁相环设计
　7.1 差分积分调制器噪声在锁相环中的传递函数
　7.2 锁相环线性度和DSM噪声混叠
　7.3 通过改变电荷泵工作条件来提高线性度
　7.4 分数型锁相环的DSM噪声补偿
　7.5 最小二乘法及其在DSM噪声补偿中的应用
　参考文献
第8章 全数字锁相环
　8.1 全数字锁相环结构
　8.2 数字环路滤波器的实现
　8.3 时间／相位数字转换器
　……
第9章 锁相环相位调制
第10章 振荡器和相位噪声
第11章 环振荡器和时钟抖动
第12章 基于延迟锁定环的频率合成
第14章 时钟和数据恢复
附录 主要专业术语中英对照表