| 定价： | ¥ 99 | ||
| 作者： | （美）韦斯特，（美）哈里斯 著，周润德 译 | ||
| 出版： | 电子工业出版社 | ||
| 书号： | 9787121174704 | ||
| 语言： | 简体中文 | ||
| 日期： | 2012-07-01 | ||
| 版次： | 1 | 页数： | 712 |
| 开本： | 16开 | 查看： | 0次 |
| 服务商城 | 客服电话 | 配送服务 | 优惠价 | 购买 |
 | 400-711-6699 | 满29至69元，免运费！ | ¥79.2 |  |
韦斯特等编著的《CMOS超大规模集成电路设计(第4版)》是本经典教材。本版本反映了近年来集成电路设计领域面貌的迅速变化，突出了延时、功耗、互连和鲁棒性等关键因素的影响。内容涵盖了从系统级到电路级的CMOSVLSI设计方法，介绍了CMOS集成电路的基本原理，设计的基本问题，基本电路和子系统的设计，以及CMOS系统的设计实例(包括一系列当前设计方法和(2MOS的特有问题，以及测试、可测性设计和调试等技术)。全书加强了对业界积累的许多宝贵设计经验的介绍。《CMOS超大规模集成电路设计(第4版)》可作为高等院校电子科学与技术、微电子学与固体电子学、集成电路工程、计算机科学与技术、自动化、汽车电子及精密仪器制造等专业的本科生和研究生在CMOS集成电路设计方面的教科书，并可作为从事集成电路设计领域研究和技术工作的工程技术人员和高等院校教师的常备参考书。
第1章 引论
1.1 集成电路简史
1.2 概述
1.3 MOS晶体管
1.4 CMOS逻辑
1.5 CMOS的制造和版图
1.6 设计划分(Design Partitioning)
1.7 举例:一个简单的MIPS微处理器
1.8 逻辑设计
1.9 电路设计
1.10 物理设计
1.11 设计验证
1.12 制造、封装和测试
本章小结和本书概要
习题
第2章 MOS晶体管原理
2.1 引言
2.2 长沟道晶体管的I-V特性
2.3 C-V特性
2.4 非理想的I-V效应
2.5 直流传输特性
2.6 常见隐患与误区
本章小结
习题
第3章 CMOS工艺技术
3.1 引言
3.2 CMOS工艺
3.3 版图设计规则
3.4 CMOS工艺增强技术
3.5 与工艺相关的CAD问题
3.6 有关制造的问题
3.7 常见隐患与误区
3.8 历史透视
本章小结
习题
第4章 延时
4.1 引言
4.2 瞬态响应
4.3 RC延时模型
4.4 线性延时模型
4.5 路径逻辑努力
4.6 用于时序分析的延时模型
4.7 常见隐患与误区
4.8 历史透视
本章小结
习题
第5章 功耗
5.1 引言
5.2 动态功耗
5.3 静态功耗
5.4 能耗-延时的优化
5.5 低功耗体系结构
5.6 常见隐患与误区
5.7 历史透视
本章小结
习题
第6章 互连线
6.1 引言
6.2 互连线建模
6.3 互连线的影响
6.4 互连线设计
6.5 考虑互连线时逻辑努力方法的应用
6.6 常见隐患与误区
本章小结
习题
第7章 鲁棒性
7.1 引言
7.2 扰动
7.3 可靠性
7.4 按比例缩小
7.5 扰动的统计分析
7.6 容扰动设计
7.7 常见隐患与误区
7.8 历史透视
本章小结
习题
第8章 电路模拟
8.1 引言
8.2 SPICE模拟器简介
8.3 器件模型
8.4 器件表征
8.5 电路表征
8.6 互连线模拟
8.7 常见隐患与误区
本章小结
习题
第9章 组合电路设计
9.1 引言
9.2 电路系列
9.3 电路隐患
9.4 其他电路系列
9.5 绝缘体上硅的电路设计
9.6 亚阈值电路设计
9.7 常见隐患与误区
9.8 历史透视
本章小结
习题
第10章 时序电路设计
10.1 引言
10.2 静态电路的时序控制
10.3 锁存器和触发器的电路设计
10.4 静态时序元件设计方法学
10.5 动态电路的时序控制
10.6 同步器
10.7 行波流水
10.8 常见隐患与误区
10.9 案例研究:Pentium4和Itanium2的时序控制策略
本章小结
习题
第11章 数据通路子系统
11.1 引言
11.2 加法/减法
11.3 1/0检测器
11.4 比较器
11.5 计数器
11.6 布尔逻辑运算
11.7 编码
11.8 移位器
11.9 乘法
11.10 并行前置计算
11.11 常见隐患与误区
本章小结
习题
第12章 阵列子系统
12.1 引言
12.2 SRAM
12.3 DRAM
12.4 只读存储器
12.5 顺序存取存储器
12.6 按内容寻址存储器
12.7 可编程逻辑阵列
12.8 鲁棒性好的存储器设计
12.9 历史透视
本章小结
习题
第13章 专用子系统
13.1 引言
13.2 封装及冷却技术
13.3 电源分布
13.4 时钟
13.5 PLL和DLL
13.6 I/O
13.7 高速链接
13.8 随机电路
13.9 常见隐患与误区
本章小结
习题
第14章 设计方法学与工具
14.1 引言
14.2 结构设计策略
14.3 设计方法
14.4 设计流程
14.5 设计经济学
14.6 数据表和文档
14.7 CMOS物理设计风格
14.8 常见隐患与误区
习题
第15章 调试与验证
15.1 引言
15.2 测试仪、测试夹具和测试程序
15.3 逻辑验证原理
15.4 硅片调试原理
15.5 制造测试原理
15.6 可测性设计
15.7 边界扫描
15.8 大学环境下的测试
15.9 常见隐患与误区
本章小结
习题
附录A 硬件描述语言
参考文献
索引
1.1 集成电路简史
1.2 概述
1.3 MOS晶体管
1.4 CMOS逻辑
1.5 CMOS的制造和版图
1.6 设计划分(Design Partitioning)
1.7 举例:一个简单的MIPS微处理器
1.8 逻辑设计
1.9 电路设计
1.10 物理设计
1.11 设计验证
1.12 制造、封装和测试
本章小结和本书概要
习题
第2章 MOS晶体管原理
2.1 引言
2.2 长沟道晶体管的I-V特性
2.3 C-V特性
2.4 非理想的I-V效应
2.5 直流传输特性
2.6 常见隐患与误区
本章小结
习题
第3章 CMOS工艺技术
3.1 引言
3.2 CMOS工艺
3.3 版图设计规则
3.4 CMOS工艺增强技术
3.5 与工艺相关的CAD问题
3.6 有关制造的问题
3.7 常见隐患与误区
3.8 历史透视
本章小结
习题
第4章 延时
4.1 引言
4.2 瞬态响应
4.3 RC延时模型
4.4 线性延时模型
4.5 路径逻辑努力
4.6 用于时序分析的延时模型
4.7 常见隐患与误区
4.8 历史透视
本章小结
习题
第5章 功耗
5.1 引言
5.2 动态功耗
5.3 静态功耗
5.4 能耗-延时的优化
5.5 低功耗体系结构
5.6 常见隐患与误区
5.7 历史透视
本章小结
习题
第6章 互连线
6.1 引言
6.2 互连线建模
6.3 互连线的影响
6.4 互连线设计
6.5 考虑互连线时逻辑努力方法的应用
6.6 常见隐患与误区
本章小结
习题
第7章 鲁棒性
7.1 引言
7.2 扰动
7.3 可靠性
7.4 按比例缩小
7.5 扰动的统计分析
7.6 容扰动设计
7.7 常见隐患与误区
7.8 历史透视
本章小结
习题
第8章 电路模拟
8.1 引言
8.2 SPICE模拟器简介
8.3 器件模型
8.4 器件表征
8.5 电路表征
8.6 互连线模拟
8.7 常见隐患与误区
本章小结
习题
第9章 组合电路设计
9.1 引言
9.2 电路系列
9.3 电路隐患
9.4 其他电路系列
9.5 绝缘体上硅的电路设计
9.6 亚阈值电路设计
9.7 常见隐患与误区
9.8 历史透视
本章小结
习题
第10章 时序电路设计
10.1 引言
10.2 静态电路的时序控制
10.3 锁存器和触发器的电路设计
10.4 静态时序元件设计方法学
10.5 动态电路的时序控制
10.6 同步器
10.7 行波流水
10.8 常见隐患与误区
10.9 案例研究:Pentium4和Itanium2的时序控制策略
本章小结
习题
第11章 数据通路子系统
11.1 引言
11.2 加法/减法
11.3 1/0检测器
11.4 比较器
11.5 计数器
11.6 布尔逻辑运算
11.7 编码
11.8 移位器
11.9 乘法
11.10 并行前置计算
11.11 常见隐患与误区
本章小结
习题
第12章 阵列子系统
12.1 引言
12.2 SRAM
12.3 DRAM
12.4 只读存储器
12.5 顺序存取存储器
12.6 按内容寻址存储器
12.7 可编程逻辑阵列
12.8 鲁棒性好的存储器设计
12.9 历史透视
本章小结
习题
第13章 专用子系统
13.1 引言
13.2 封装及冷却技术
13.3 电源分布
13.4 时钟
13.5 PLL和DLL
13.6 I/O
13.7 高速链接
13.8 随机电路
13.9 常见隐患与误区
本章小结
习题
第14章 设计方法学与工具
14.1 引言
14.2 结构设计策略
14.3 设计方法
14.4 设计流程
14.5 设计经济学
14.6 数据表和文档
14.7 CMOS物理设计风格
14.8 常见隐患与误区
习题
第15章 调试与验证
15.1 引言
15.2 测试仪、测试夹具和测试程序
15.3 逻辑验证原理
15.4 硅片调试原理
15.5 制造测试原理
15.6 可测性设计
15.7 边界扫描
15.8 大学环境下的测试
15.9 常见隐患与误区
本章小结
习题
附录A 硬件描述语言
参考文献
索引
粤公网安备 44030902003195号